一、PCB布局的基本规则
1. 布局时要考虑到电路模块的集中和分离。将相同功能的相关电路集中在一起，形成模块，便于管理和维护。同时，数字电路和模拟电路应尽量分开，以减少相互干扰。
2. 在定位孔、标准孔等非安装孔周围，不得安装元器件，以确保孔洞的完整性。安装孔周围也要保持一定的距离，以免影响元件的安装和拆卸。
3. 避免在电阻、电感、电解电容等元件下方铺设通孔，以免在波峰焊接后发生短路。
4. 元件与板边的距离至少为5毫米，以确保电路板在装配过程中不会受到损伤。
5. 安装元件焊盘的外侧与相邻插件的外侧之间的距离应大于2毫米，以保证元件之间的安全距离。
6. 金属外壳组件和金属部件不得与其他元件碰撞，且与印刷线和焊盘保持一定的间距，以减少电磁干扰。
7. 发热元件不能靠近电线和热敏元件，高热量设备应均匀分布，以保证电路板的安全性。
8. 电源插座应布置在印刷电路板周围，并尽量将连接电源插座的母线端子布置在同一侧，以方便焊接和布线。
9. 所有IC元件应排列在一边，极化元件的极性标签清晰。同一印制板上的极性标签不得超过两个方向，以免引起混淆。
10. 板布线应适当疏密，过密或过疏都可能影响信号传输。疏密差过大时，可用网孔铜箔填充，以提高电路板的质量。
二、提高电子产品的抗干扰能力和电磁兼容性
1. 选用低频率的微控制器，可以有效降低噪声，提高系统的抗干扰能力。
2. 减少信号传输中的失真。信号在印刷电路板上的延迟时间不应大于所用器件的标称延迟时间。
3. 减少信号线间的交叉干扰。在设计电路板时，应合理布局，避免信号线间的干扰。
4. 降低来自电源的噪声。电路中微控制器的复位线、中断线等控制线最容易受到外部噪声干扰。
5. 注意印刷电路板和元件的高频特性。在高频条件下，印刷电路板上连接器的引线、过孔、电阻、电容、分布电感和电容不可忽略。
6. 元器件布局应合理分区，模拟信号部分、高速数字电路部分和噪声源部分应合理分开，以减少信号耦合。
7. 善用去耦电容。一个好的高频去耦电容可以消除高达1GHZ的高频成分。
8. 降低噪声和电磁干扰的几点体会。使用低速芯片、降低控制电路上下沿的跳变率、提供阻尼等。
通过遵循以上规则和建议，可以有效提高PCB布局的质量，从而提高电子产品的抗干扰能力和电磁兼容性，确保产品的稳定性和可靠性。
PCB布局的基本规则，你知道哪些——赣州捷诚达电路有限公司
组件布局的基本规则
1.根据电路模块的布局，实现相同功能的相关电路称为一个模块，电路模块中的元件应采用就近集中的原则，数字电路和模拟电路应同时分开；2.定位孔、标准孔等非安装孔周围1.27mm内不得安装元器件，螺丝等安装孔周围3.5mm(m 2.5)或4mm(M3)内不得安装元器件；3.避免在电阻、电感(插件)、电解电容等元件下铺设通孔。以避免波峰焊接后通孔与元件外壳之间的短路；4.组件外侧与板边的距离为5毫米；;5.安装元件焊盘的外侧与相邻插件的外侧之间的距离大于2mm;6.金属外壳组件和金属部件(屏蔽盒等。)不得与其他元件碰撞，不得靠近印刷线和焊盘，间距应大于2mm。板材上的定位孔、紧固件安装孔、椭圆孔和其他方孔距离板材边缘的尺寸大于3毫米；;7.发热元件不能靠近电线和热敏元件；高热量设备应均匀分布；8.电源插座应尽可能布置在印刷电路板周围，连接电源插座的母线端子应布置在同一侧。应特别注意不要在连接器之间布置电源插座和其他焊接连接器，以便于这些插座和连接器的焊接，以及电源电缆的设计和布线。电源插座和焊接接头的布置间距应考虑方便电源插头的插拔；9.其他元件布局:所有IC元件都排列在一边，极化元件极性标签清晰。同一印制板上的极性标签不得超过两个方向。出现两个方向时，两个方向互相垂直；10、板布线应适当疏密，疏密差过大时，应填以网孔铜箔，网孔大于8密耳(或0.2毫米)；1.贴片焊盘上不能有通孔，以免锡膏流失造成元器件虚焊。重要信号线不允许在插座引脚之间通过；12.贴片单边对齐，字符方向和包装方向一致；13.有极性的设备应尽可能在同一块板上标明极性的相同方向。
双组件接线规则
1.根据电路模块的布局，实现相同功能的相关电路称为一个模块，电路模块中的元件应采用就近集中的原则，数字电路和模拟电路应同时分开；2.定位孔、标准孔等非安装孔周围1.27mm内不得安装元器件，螺丝等安装孔周围3.5mm(m 2.5)或4mm(M3)内不得安装元器件；3.避免在电阻、电感(插件)、电解电容等元件下铺设通孔。以避免波峰焊接后通孔与元件外壳之间的短路；4.组件外侧与板边的距离为5毫米；;5.安装元件焊盘的外侧与相邻插件的外侧之间的距离大于2mm;6.金属外壳组件和金属部件(屏蔽盒等。)不得与其他元件碰撞，不得靠近印刷线和焊盘，间距应大于2mm。板材上的定位孔、紧固件安装孔、椭圆孔和其他方孔距离板材边缘的尺寸大于3毫米；;7.发热元件不能靠近电线和热敏元件；高热量设备应均匀分布；8.电源插座应尽可能布置在印刷电路板周围，连接电源插座的母线端子应布置在同一侧。应特别注意不要将电源插座和其他焊接连接器布置在连接器上。
以便于这些插座和连接器的焊接以及电力电缆的设计和捆绑。电源插座和焊接接头的布置间距应考虑方便电源插头的插拔；9.其他元件布局:所有IC元件都排列在一边，极化元件极性标签清晰。同一印制板上的极性标签不得超过两个方向，出现两个方向时，两个方向相互垂直；10、板布线要适当疏密，疏密差过大时，要用网孔铜箔填充，网孔大于8密耳(或0.2毫米)；1.贴片焊盘上不能有通孔，以免锡膏流失造成元器件虚焊。重要信号线不允许在插座引脚之间通过；12.贴片单边对齐，字符方向和包装方向一致；13.同一板上的器件极性应尽可能标注在同一方向。
IMG_256
如何提高抗干扰能力和电磁兼容性？
开发带处理器的电子产品，如何提高抗干扰能力和电磁兼容性？1.以下系统要特别注意抗电磁干扰:(1)微控制器时钟频率高，总线周期快的系统。(2)系统包含大功率大电流驱动电路，如产生火花的继电器、大电流开关等。(3)具有弱模拟信号电路和高精度A/D转换电路的系统。2.为了增加系统的抗电磁干扰能力，采取了以下措施:(1)选用低频率的微控制器:
选择外部时钟频率低的微控制器可以有效降低噪声，提高系统的抗干扰能力。同频率的方波和正弦波，高频成分比正弦波多得多。方波的高频成分虽然振幅比基波小，但频率越高越容易作为噪声源发射出去。微控制器产生的最有影响的高频噪声约为时钟频率的三倍。
(2)减少信号传输中的失真微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流约1mA，输入电容约10PF，输入阻抗相当高。高速CMOS电路的输出端具有相当大的负载能力，即相当大的输出值。如果一个门的输出端通过一条长线引到输入阻抗相对较高的输入端，那么反射问题会非常严重，会造成信号失真，增加系统噪声。当TPD > TR时，就变成了传输线问题，必须考虑信号反射和阻抗匹配的问题。
信号在印刷电路板上的延迟时间与引线的特性阻抗有关，即与印刷电路板材料的介电常数有关。粗略地说，信号在印制板引线中的传输速度大约是光速的1/3到1/2。在由微控制器组成的系统中，普通逻辑电话部件的Tr(标准延迟时间)在3到18ns之间。
在印刷电路板上，信号通过一个7W的电阻和一根25cm长的引线，在线延迟时间约为4~20ns。也就是说，信号在印刷电路上的引线越短越好，最长不要超过25cm。此外，过孔的数量应该尽可能少，最好不超过两个。当信号的上升时间快于信号的延迟时间时，应按快速电子学处理。这时就要考虑传输线的阻抗匹配了。对于印刷电路板上集成模块之间的信号传输，应避免TD > TRD。印刷电路板越大，系统速度越慢。下面这个结论用来总结印刷电路板设计的一个规律:信号在印刷电路板上传输的延迟时间不应大于所用器件的标称延迟时间。
(3)减少信号线间的交叉*干扰:A点上升时间为Tr的阶跃信号通过引线AB传输到B端。AB线上信号的延迟时间为Td。在D点，由于A点信号的正向传输，到达B点后的信号反射和AB线的延迟，t D时间后会感应出宽度为Tr的寻呼脉冲信号。在C点，由于AB线上信号的透射和反射，会感应出宽度为AB线上信号延迟时间两倍的正脉冲信号，即2Td。这就是信号之间的串扰。干扰信号的强度与信号在C点的di/at以及线路之间的距离有关。当两条信号线都不是很长的时候，AB上看到的其实是两个脉冲的叠加。
CMOS工艺制造的微控制器，输入阻抗高，噪声大，噪声容忍度高，数字电路叠加100~200mv噪声，不影响其工作。如果图中的AB线是模拟信号，这种干扰就变得无法忍受。比如印刷电路板是四层板，其中一层是大面积地，或者双面板，信号线的对面是大面积地，信号之间的串扰就会变小。原因是大面积接地降低了信号线的特性阻抗，信号在D端的反射大大降低。阻抗与信号线和地之间的介电常数的平方成反比，与介质厚度的自然对数成正比。Ruoab
该线路是模拟信号。为避免数字电路信号线CD对AB的干扰，AB线下应有大面积的接地，AB线与CD线的距离应大于AB线与地的距离的2~3倍。可采用局部屏蔽接地，接地线可用扎结敷设在一根导线的左右两侧。
(4)降低来自电源的噪声。虽然电源为系统提供能量，但它也会将其噪声添加到所提供的电源中。电路中微控制器的复位线、中断线等控制线最容易受到外部噪声干扰。电网上的强干扰通过电源进入电路。即使在电池供电的系统中，电池本身也有高频噪声。模拟电路中的模拟信号经不起电源的干扰。
(5)注意印刷电路板和元件的高频特性。在高频条件下，印刷电路板上连接器的引线、过孔、电阻、电容、分布电感和电容不可忽略。电容器的分布电感不可忽略，电感器的分布电容也不可忽略。电阻会反射高频信号，引线的分布电容会起作用。当长度大于噪声频率对应波长的1/20时，就会发生天线效应，噪声会通过导线向外发射。
印刷电路板的过孔引起约0.6pf的电容，集成电路本身的封装材料引入2~6pf的电容。电路板上的一种连接器，分布电感为520纳亨。24针集成电路支架，双排串，分布电感4~18nH。在较低频率下，这些小分布参数在微控制器系统中可以忽略。并且必须特别注意高速系统。
(6)元器件布局应合理分区，元器件在印刷电路板上的排列位置应充分考虑抗电磁干扰问题。原则之一是元件之间的引线应尽可能短。在布局上，模拟信号部分、高速数字电路部分和噪声源部分(如继电器、大电流开关等。)应合理分开，使它们之间的信号耦合最小。g .处理印刷电路板上的接地线。电源线和地线是最重要的。克服电磁干扰的主要手段是接地。对于双面板，地线的布局尤为讲究。采用单点接地方式，电源和地从电源两端连接到印刷电路板上，一个触点为电源，一个触点为地。在印刷电路板上，应该有多条回地线，会汇聚到电源的触点上，称为单点接地。所谓模拟地、数字地、大功率器件分离，就是布线分离，最后都在这个接地点汇合。当连接信号而不是印刷电路板时，通常使用屏蔽电缆。对于高频和数字信号，屏蔽电缆的两端都要接地。低频信号用屏蔽电缆，其一端应接地。对噪声和干扰非常敏感的电路，或者高频噪声特别严重的电路，应该用金属罩屏蔽。
(7)善用去耦电容。一个好的高频去耦电容可以消除高达1GHZ的高频成分。陶瓷片状电容器或多层陶瓷电容器的高频特性更好。设计印刷电路板时，应在每个集成电路的电源和地之间增加一个去耦电容。去耦电容有两个作用:一方面是集成电路的储能电容，在集成电路开启和关闭的瞬间提供和吸收充放电能量；另一方面，器件的高频噪声被旁路。数字电路中典型的0.1uf的去耦电容具有5nH的分布电感，其并联谐振频率在7MHz左右，也就是说对于10MHz以下的噪声有很好的去耦效果，而对于40MHz以上的噪声影响不大。Uf，10uf电容，并联谐振频率20MHz以上，去除高频噪声效果更好。在电源进入印刷电路板的地方放置一个1uf或10uf高频电容通常是有利的。即使是电池供电系统也需要这个电容。每10个左右的集成电路要配备一个充放电电容，或者存储放电电容，可选电容为10uf。最好不要用电解电容，是两层薄膜卷起来的。这种卷起的结构在高频下表现出电感，用胆囊电容或者聚碳酸酯电容比较好。去耦电容的取值并不严格，可以计算为C = 1/f；即10MHz为0.1uf，微控制器组成的系统为0.1~0.01uf。3.降低噪声和电磁干扰的几点体会？(1)如果能使用低速芯片，就不需要高速芯片。高速芯片用在关键的地方。(2)可以串联一个电阻，降低控制电路上下沿的跳变率。(3)设法为继电器等提供某种形式的阻尼。(4)使用满足系统要求的最低频率时钟。(5)时钟发生器应尽可能靠近使用时钟的设备。石英振荡器的外壳应该接地。(6)用陆线圈出时钟区域，时钟线尽量短。(7) I/O驱动电路应尽可能靠近印制板的边缘，以便能尽快离开印制板。进入印刷电路板的信号要过滤掉，来自高噪声区的信号也要过滤掉。同时，应使用串联终端电阻来减少信号反射。(MCD的无用端应接高，或接地，或定义为输出端。集成电路上连接电源地的两端都要接好，不要挂空。(9)不用门电路的输入不要挂空不用的运放的正输入接地，负输入接输出。(10) PCB应使用45折线，而不是90折线，以减少高频信号的外部传输和耦合。(11)根据频率和电流切换特性来划分印刷电路板，并且噪声分量和非噪声分量之间的距离更远。(12)单点供电和单点接地，单面板和双面板的电源线和地线尽量粗一些。如果经济上可以承受，应该使用多层板来降低电源和地的电感。(13)时钟、总线和芯片选择信号应远离I/O线和连接器。(14)模拟电压输入线和参考电压端子应尽可能远离数字电路信号线，尤其是时钟。(15)对于A/D类设备，数字部分和模拟部分最好是统一的，而不是交叉的。(16)垂直于I/O线的时钟线的干扰小于平行I/O线的干扰，时钟元件的管脚远离I/O线。(17)元件引脚应尽可能短，去耦电容引脚应尽可能短。
(18)关键线尽量粗，两边加保护区。高速线要短，要直。(19)对噪声敏感的线路不应与大电流、高速开关线平行。(20)不要在应时水晶和噪音敏感设备下运行。(21)弱信号电路，不要在低频电路周围形成电流回路。(22)任何信号都不应形成环路。如果不可避免，尽可能缩小循环区域。(23)每个集成电路一个去耦电容器。应在每个电解电容的一侧添加一个小型高频旁路电容。(24)用大容量钽电容器或电容器代替电解电容器作为电路充放电储能电容器。使用管状电容器时，外壳应接地。
-END-赣州捷诚达电路有限公司
声明:微信官方账号发布的文章由维信整理或原创，客户广告中使用的文字和图片资料由企业提供。媒体转载原创文章请注明出处。如有侵权，请联系我们，我们将尽快删除。谢谢大家！
